Geração de Redes de Transistores Otimizadas Utilizando uma Abordagem Baseada em Grafos

Autores

  • Julio Saraçol Domingues Júnior Universidade Federal de Pelotas-UFPel
  • Vinicius Neves Possani Universidade Federal de Pelotas
  • Renato Souza de Souza Universidade Federal de Pelotas
  • Felipe de Souza Marques Universidade Federal de Pelotas
  • Leomar Soares Da Rosa Jr Universidade Federal de Pelotas

Palavras-chave:

Redes de Transistores, Ferramentas de CAD, Algoritmos de Grafos,

Resumo

Este trabalho tem o objetivo de apresentar uma solução alternativa para geração de células lógicas otimizadas no nível de transistores através de uma abordagem baseada em grafos. Neste sentido, dois algoritmos distintos baseados em grafos foram desenvolvidos, um para otimizar redes de transistores utilizando compartilhamento de arestas e outro para extrair expressões Booleanas que representam os grafos otimizados através da técnica de compactação de arestas. Resultados demonstram a viabilidade de utilização dos algoritmos, os quais são capazes de apresentar ganhos quando comparados às abordagens clássicas para geração de redes de transistores.

Downloads

Não há dados estatísticos.

Downloads

Publicado

2013-01-28

Edição

Seção

Concepção de Circuitos e Sistemas Integrados